SEMICONDUCTOR DEVICE

Patent number:

JP2082555

Publication date:

1990-03-23

Inventor:

OWADA NOBUO

Applicant:

HITACHI LTD

Classification:

- international:

H01L21/90

- european:

Application number:


JP19880235588 19880919

Priority number(s):

Report a data error here

Abstract of JP2082555

PURPOSE:To avoid induced noises which is induced between wirings by interposing a conductive layer which is connected to a standard potential between interlayer insulating films to separate a plurality of wiring layers formed on a semiconductor substrate. CONSTITUTION: An interlayer insulating film 6a consisting of SiO2, etc., is deposited on an insulating film 3 excepting a viahole section 5a formed on a wiring 4a to coat a surface of each wiring 4a, and a conductive layer 7a consisting of titanium, tungsten, etc., or oxide thereof is deposited all over there. Since a step is produced on an upper surface of the interlayer insulating film 6a due to the wiring 4a, the conductive layer 7a is partially warped and provided between each wiring 4a. The conductive layer 7a is electrically connected to a stable standard potential (GND) 8 at a low impedance in a circuit system. Since the conductive layer thereby shields coupling due to inductance phenomenon between wirings of an upper and a lower layers, induced noises induced between wiring layers through this coupling can be avoided.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

19日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2−82555

SInt. Cl. *

識別記号

庁内整理番号

@公開 平成2年(1990)3月23日

H 01 L 21/90

V 6824-5F

審査請求 未請求 請求項の数 2 (全9頁)

60発明の名称

半導体装置

②特 顧 昭63-235588

②出 頭 昭63(1988)9月19日

70発明者

大 和 田

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

勿出 顧 人 株式

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 简井 大和

明相書

- 1. 発明の名称 半導体装置
- 2. 特許請求の範囲
 - 1. 半導体基板上に形成された複数の配線剤を隔 てる原間絶縁膜の間に、基準電位に接続された 導電圏を介在させたことを特徴とする半導体装 無
 - 2. 的記事電腦の一部が、その下方の配線層に形成された配線間に配設されていることを特徴とする請求項1記載の半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置に関し、特に、半導体基 板上に複数層の配線器を有する半導体装置に適用 して有効な技術に関するものである。

〔健来の技術〕

近年、電子機器には、益々、データ処理の高速 化、及び機能の大規模化が要求されている。この 要求に従い、LSIを構成する回路素子の高速動 作化、及び高集積化がなされている。

しかし、LSIは、それを構成する回路素子の 動作速度が速くなればなるほど、また、高集後化 すればするほど、錐音(以下、ノイズという)に 対しては弱くなる。

特に問題となるノイズとして、許電誘導や電磁 誘導などの誘導現象によって生じる誘導ノイズが ある。

例えば、参電誘導ノイズは、配線間に形成される配線容量を介して配線相互間に誘起されるノイズである。

上記配繳容量については、例えば、日刊工業新聞社、昭和62年9月29日発行「CMOSデバイスハンドブック」P367~P371に記載がある。

この文献には、LSIにおいては、回路条子の 敬和化に伴い、接合容量やゲート容量は減少する が、記録長が同じ場合には記録容量はそれほど低 雑されず、また、負荷容量全体中に占める配線容 量の割合は増大することが説明されている。

特開平2-82555 (2)

そして、同一配線層における配線及を短線し、 かつ、配線容量を低減させるには多層配線構造が 有効であると説明されている。

〔発明が解決しようとする課題〕

ところが、従来の技術においては、異なる配徳 野間に生じる配徳容量についての配慮がなされて いないことが本発明者によって見出された。

このため、ある配線層の配線で電圧変動があった場合、配線容量を介してその下層(あるいは上層)の配線に、砂電誘導ノイズが生じ、回路を誤動作させる問題があった。

しかも、従来は、配線を多層化し、同一配線層 内で、互いに平行して走る配線の配線及を短くす る等によって、それらの配線間に生じる配線容量 を低減させていたが、誘導ノイズを防止する点に ついては、充分な効果が得られていなかった。

特に、LSIが高速化し、信号の立ち上がり時間が短くなるほど誘導しやすい高周波が発生し、 誘導ノイズが大きくなるので、このような誘導ノイズの問題は一躍顕著となる。

成された配線間に配設されている半導体装置構造 である。

(作用)

上記した手段によれば、導電層が、上下層の配 被相互間の誘導現象による結合を達蔽するため、 この結合を介して配線層相互間に誘起される誘導 ノイズが防止される。

さらに、配線間に配数された導電器が同一配線 駅に形成された配線間の排導現象による結合を低 減させるため、この結合を介して配線相互間に請 起される誘導ノイズが低減される。

(実施例)

第1関は本発明の一実施例である半導体装置を 示す半導体ペレットの要部新面図、第2図(4)~(3) はこの半導体装置の製造工程を示す半導体ペレットの部分断面図、第3図(4)。(3)は配線間に生じる 電気力線の状態を模式的に示す配線の断面図である。

第1図に示すように、ショコン (Si) 単結品 等からなる半導体基板 (以下、基板という) 1の 本発明は上記課題に着目してなされたものであり、その目的は、配練層相互間に生じる誘導現象を低減させ、誘導現象による回路の製動作を防止することのできる技術を提供することにある。

本発明の他の目的は、配線層相互間に生じる誘導現象の低減と併せて、同一配線層の配線相互間に生じる誘導現象を低減することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、明和書の記述および派付図面から明らかになるであろう。

〔課題を解決するための手及〕

本職において関示される発明のうち、代表的な ものの概要を簡単に説明すれば、次のとおりであ る。

すなわち、半導体基板上に形成された複数層の 配線層を隔てる層間絶縁膜の間に、基準電位に接 続された導電器を介在させた半導体装置構造であ る。

また、導電質の一部が、その下方の配装層に形

上面には、二酸化ケイ素 (SiO,) 等からなるフィールド酸化膜 2 が形成されている。

フィールド酸化膜 2 の上面には、リンケイ敷が ラス (phospho silicate glass: 以下、PSGと いう) 等からなる絶縁膜 3 が堆積されている。

なお、配線材料をAI-Si-Cu合金とした 理由は、ストレスマイグレーションやエレクトロマイグレション等を低減させるためである。

そして、絶縁戻るの上面には、配線4a上に形成されたパイヤホール部5aを除いて、各配線4aの表面を被覆するように、SiO。等からなる 脂間絶縁膜6aが地積されている。

本実施例においては、層間絶縁度 6 a の上値の 全域に、例えば、チタンやタングステン、あるい はその最化物からなる導電層 7 a が単複されてい 8.

導電階 7 a は、層間絶縁膜 6 a の上面に配線 4 a による改差が生じているため、その一部が弯曲 した状態で各配線 4 a 関に配設されている。

また、導電展了 a は、回路系における低インピーダンスで安定な基準電位、例えば、グランド (以下、GN D という) 8 に電気的に接続されるようになっている。

歴間絶縁度6 b の上面には、例えば、 A & - S i - C u 合金からなる複数の信号用の配線 4 b が、所定の間隔をおいて配線 4 a と同じ方向に配置されており、これにより、第2 配線層が形成されている。

第2配線署の配線4bと第1配線層の配線4a との意気的な接続は、パイヤホール部5aを介し

層間絶縁度6dの上辺には、例えば、Ad-Si-Cu合金からなる複数の信号用の配線4cが 所定の間隔をおいて配線4bと間じ方向に配置されており、これにより、第3配線層が形成されている。

第3配線層の配線 4 c と第2配線層の配線 4 b との電気的な接続は、パイヤホール部 5 b を介し てなされている。

したがって、パイヤホール部5bにおいても、 配味4cと導電暦7aとを絶縁する必要があるため、パイヤホール部5bの内装面に沿ってサイド ウォール9bが形成されている。

層間絶縁膜 6 d の上面には、さらに、第 3 配線 層の配線 4 c を被覆するように、表面保護膜 1 0 が堆積されている。

なお、この表面保護度10は、下層から順に、例えば、PSG袋とショコン窓化(Si。N。)膜とを堆積されてなり、下層のPSG袋により、配線4cのストレスマイグレーション等が低端され、その上層のSi。N。膜により、ナトリウム(Na

てなされている。

この場合、配線4 b と導電圏7 a とを絶縁する必要があるため、パイヤホール部5 a の内壁面に沿ってSiO。 答からなるサイドウォール 9 a が形成されている。

サイドウォール9aは、配線4bと導電暦7aとを絶縁する上、さらに、表面がラウンド状にエッチングされているため、パイヤホールの形状に起因する上層配線のステップカパレージの劣化を防止している。

層間絶縁度 6 もの上面には、第 2 配線限の配線 4 b上に形成されたパイヤホール部 5 b を除いて、第 2 配線層の各配線 4 b を被覆するように 5 i O a 等からなる層間絶縁膜 6 c が地積されている。

層間絶縁膜 6 cの上週には、GND8に接続された導電層?aが堆積されており、さらにその上頭には、平星化された層間絶縁膜 6 dが堆積されている。なお、層間絶縁膜 6 dも層間絶縁膜 6 bと同じく、例えば、SiOzーSOGーSiOzの3層構造となっている。

) イオンや水分等から各配線 4 c が保護されている。

このような半導体ウェハ11の図示しない妻子 形成領域には、トランジスクやコンデンサ等の妻子が形成されている。そして、これら妻子が配線 4a~4c、及び図示しない電源電圧用の配線(GND用の配線を含む)によって結構され、ダイナミックRAM回路などのメモリ回路が構成されている。

このような半導体ウェハ11を形成するには、 例えば、次のようにする。

まず、第2図図に示すように、選択酸化(LOCOS:Local Oxidation of Silicon) 法などにより、基板 1 上の素子分離領域にフィールド酸化膜 2 を形成する。

その後、図示はしないが、このフィールド酸化 腹 2 に囲まれた素子形成領域にトランジスタやコ ンデンサ等の金子を形成する。

そして、フィールド酸化痰 2 の上に絶縁度 3 を、 例えばプラズマ C V D 法により堆積し、次いで堆 機された絶縁膜3の所定部分にコンタクトホール (既示せず)を開孔形成する。

次に、絶縁膜3の上面に、A & 一 S i 一 C u 合金膜をスパッタリング法などにより堆積した後、堆積された合金膜を、例えば、反応性イオンエッチング(Reactive [on Etching; 以下、R I E & いう)法によりパターンニングして、第2回のに、示す配線4aを形成する。

その後、絶縁膜 3 上に各配線 4 a を被覆するように、層間絶縁膜 6 a を C V D 法などにより堆積し、その上面に、例えば、スパッタリング法により、チタンやタングステンあるいはその敵化物からなる導電器 7 a を堆積する。

次に、第2回に示すように、導電度7aの上面に震調絶縁度6bを形成する。

暦間絶縁膜6 bは、まず、SiO。膜をブラズマCVD法などにより堆積し、次いで、その上に、SOG膜を塗布およびペーク後、さらに、その上にAl-Si-Cu合金との密着性を良好にするため、プラズマCVD法などによりSiO。膜を

膜 6 dを順に堆積し、次いでパイヤホール部 5 b を開孔形成する。

そして、第2図(i)に示すように、バイヤホール 部-5 b内に上記サイドウォール9aと同様にして サイドウォール9 b を形成し、次いで、第2図(j) に示すように、配線4cを形成する。

最後に、PSG膜、SisNa膜を順にプラズマ CVD法などにより堆積して表面保護膜10(第 1回)を形成し、その後、図示はしないがレジス トパターンをマスクにパッケージとの接続を行う 電板の部分に関孔部をエッチングで形成する。

次いで、レジスト度を除去し、電極を形成した 後、所定の検査を行い、半導体ウェハ11をスタ ライビングし、切断された半導体ペレットを所定 のパッケージに封止する。この際、導電腦?aは、 例えば、パッケージのGNDピンと接続され、半 導体装置が製造される。

次に、配種容量による。静電誘導ノイズを何に、 本実施例の作用を第3回回。 同を用いて説明する。 なお、第3回回は、導電層:7 a が形成されていた 堆積して形成する。

次に、第2回切に示すように、RIE法などによって、配線4a上にパイヤホール部5aを開孔を成する。

をの後、第2箇份に示すように、週間心縁膜 6 bの上面に例えばSiO。膜12をCVD法などにより進穂する。

そして、第2図(のに示すように、SiO。膜1 2をRIE法などにより除去し、バイヤホール部 5a内にサイドウォール9aを形成する。この際、 サイドウォール9aの表面がラウンド状にエッチ ングされるとともに、サイドウォール9aを通し て鑑出している下層の配線4aの表面が軽くエッチングネカス

次に、第2因似に示すように、層間絶縁膜 6 bの上面に、第1配線層と同じようにAL-Si-Cu合金をスパッタリング法等により堆積し、配線4bをRIE法等によりパターン形成する。

その後、上記工程を繰り返し、第2回のに示すように、勝躙絶縁膜6c、導電器7a、展開絶縁

いと仮定した場合における配線4d、4d相互間、 配線4c、4e相互間、及び配線4d、4c相互 間の電気力線の状態を示す。また、破線は、電気 力線を示している。

まず、異なる配線層の配線 4 b. 4 c 相互間に 断起される静電誘導ノイズについて説明する。

配被4 b と導電暦 7 a とは、また、配練4 c と 導電暦 7 a とは、第 3 図(Q)の電気力線で示すよう に、それぞれ静電容量によって結合される。

しかし、導電関了 a は、G N D 8 と電気的に接続されているため、例えば、配線 4 b で電圧変動が生じ、導電度了 a にノイズ電圧が誘起されても、このノイズ電圧はG N D 8 へ除去され、配線 4 c にはノイズ電圧は誘起されない。

このように導電器 7 a は、異なる配線量の配線 4 b . 4 c 相互間を登電速蔽する。含い換えると、 配線 4 b . 4 c 相互間は、容量結合されないため、 配線 4 b . 4 c 相互間には、参電時導ノイズが構 起されない。

次に、同一配補贈の配練4 b. 4 b相互間、及

び配線 4 c , 4 c 相互関に誘起される静電誘導ノイズについて説明する。

起線4 b. 4 b相互間においては、電気力線が 事電置7 aに向かっているとともに、導電層7 a の一部が配機4 b. 4 b間に海曲した状態で配設 されているため、上記異なる配線層の配線4 b. 4 c相互間と同様の作用により、配線4 b. 4 b 相互間の容量結合も大幅に低減する。

したがって、同一配線型の配線 4 b . 4 b 相互 間に誘起される静電誘導ノイズも防止される。

また、第3回向に示すように、配離4 c. 4 c 相互関に生じている電気力線は、その多くが導電 関7 a に向かうとともに、導電関7 a がない第3 図 DD の場合と比べ、その数が少なくなっている。

すなわち、第3図(s)は、配練4c。4c相互間の容量結合が低速していることが示されている。

したがって、同一配練層の配線 4 c . 4 c 相互 題に誘起される静電誘導ノイズも防止される。

このように本実施例によれば、次の効果を得る ことができる。

ない範囲で種々変更可能であることはいうまでもない。

例えば、導電層は、チタンやタングステンある いはその酸化物に限定されるものではなく、種々 適用可能であり、例えば、窒化チタン等でも良い。

また、実施例においては、導電層が、下方に弯曲した状態となっているが、これに限定されるものではなく、例えば、さらに配象を多層化する場と 合には、導電圏を平坦化しても良い。

この場合、第4図回に示すように、同一配種層における配種4b. 4b相互態、及び配数4c.
4c相互間における電気力様は、その多くが導電層7bに向かうとともに、その数は、導電層7bがない第4額図の場合と比べ、少なくなっている。

したがって、平坦化された導電層 7 b によっても、同一配線層の配線 4 b . 4 b 相互間、配線 4 c . 4 c 相互間の静電誘導ノイズが防止される。

ところで、導電器が平坦化されていると、導電 脂の上方の配線層に配線を形成する場合、この配 線と、導電器の下方の配線層に形成された配線と (1) 層間絶縁膜 6 a . 6 b の間、及び贈間絶縁膜 6 c . 6 d の間の各々に導電層 7 a を形成したことにより、配線 4 a . 4 b 相互間、及び配線 4 b . 4 c 相互間に生じる配線容量が低減するため、容量結合を介して異なる配線器相互間に誘起される静電誘導ノイズが防止される。

図、同一配線層における配線 4 a 。 4 a 相互間、配線 4 b 。 4 b 相互間、及び配線 4 c 。配線 4 c 相互間の配線容量が低減するため、容量結合を介して同一配線層の配線 4 a 。 4 a 相互間、配線 4 b 。 4 b 相互間、及び配線 4 c ,配線 4 c 相互間に誘起される静電誘導ノイズが防止される。

(3)、上記(1)。(2)により、静電誘導ノイズによる回路の誤動作が防止されるため、信頼性の高い半導体装置が提供される。

(4). 上尼(1). (2)により、信号のSN比 (signal to noise ratio) が向上する。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要目を逸脱し

の位置合わせが困難になることが考えられる。

そこで、このような場合には、導電層で被覆された半導体ウェハ上に形成されているマスクマークに、例えば、280nmより長波長側の光を照射し、その反射光を検出することにより、配線パクーンが描かれたマスク基板の位置合わせを特度 長く行うことができる。

したがって、このような場合には、導電器を 2 8 g n m より長波長領の光が透過できる材料で構成すると良い。

また、実施例においては、導電層を磨筋絶縁膜の上面の全域に形成した場合について説明したが、これに限定されるものではなく、例えば、配線が長い区間にわたり平行する部分や、インピーダンスが高い配線が形成された部分、あるいは接続している回路素子が高速である配線が形成された部分など、特に誘導!イズが生じ易い部分にのみ形成しても良い。

また、本実施例において導電器は、静電誘導現象によって配線相互間に誘起される静電誘導ノイ

特別平2-82555(6)

ズの防止に効果があると説明しているが、これに限定されるものではなく、例えば、電磁誘導現象によって配線相互関に形成された相互インダクタンスを低減し、配線相互関に誘起される電磁誘導ノイズを防止することにおいても同じく効果がある。

また、層間絶縁膜の平坦化は、S.O.G膜による方法に限定されるものではなく、種々変更可能であり、例えば、エッチバック法やE.C.R.プラズマCVD法などでも良い。

また、メモリ国路は、ダイナミックRAM回路 に限定されるものではなく、種々適用可能であり、 例えば、スクティックRAM回路等でも良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるメモリ四路を備えた半導体装置に適用した場合について説明したが、これに限定されず種々適用可能であり、例えば、論理回路が構成された他の半導体装置に適用することもできる。

[発明の効果]

す半導体ペレットの部分断面図、

第3回(A)。 (B) は配準間に生じる電気力線の状態 を模式的に示す配線の断面図、

第4回回は導電器を平坦化した場合における記 練聞に生じる電気力線の状態を模式的に示す記機 の断面図、

第4回は4項電腦が形成されていない場合の配 禁間に生じる電気力能の状態を模式的に示す起機 の新服器である。

1・・・半導体基板、2・・・フィールド酸化 膜、3・・・地線膜、4 a~4 c・・・配線、5 a. 5 b・・・バイヤホール部、6 a~6 d・・・ ・勝関色経膜、7 a, 7 b・・・導電層、8・・・ ・GND(基準電位)、9 a, 9 b・・・サイド ウォール、1 0・・・ 表面保護膜、1 1・・・半 準体ウェハ、1 2・・・ Si Ox 濃。

代理人 弁理士 飽 井 大 和

本職において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。


すなわち、半導体基板上に形成された複数の配線圏を強てる層間絶縁度の間に、基準電位に接続された導電圏を介在させたことにより、瞬導現象による配線相互関の結合が、導電層により低減されるため、配線相互関に誘起される誘導ノイズが防止される。


また、前記導電声の一部が、その下方の配線層に形成された配線間に配設されていることにより、異なる配線層間に時起される誘導ノイズが防止される上、さらに、同一配線層における配線間の誘導現象による結合が、導電層により低減される誘導ノイズも防止される。


4. 図面の簡単な説明

第1回は本発明の一実施例である半導体装置を 示す半導体ペレットの要能断面図、


第2回(A)~(j)はこの半導体変置の製造工程を示。










1: 半導体基版 4a~4c: 取線 6a~6d: 層間紀線膜 7a: 導電層 8: グランド 11: 半導体ウェハ







第 2 図











特閉平2-82555 (9)

